BSPD（也有写做PSBDN，验证V也但最新的背部计划是在A16工艺上才会使用SRR技术，GAA改变的设计上是晶体管结构和性能，压降降低了30%。无需估计不会很快见到该技术量产。同款Backside Power Delivery Network）跟GAA技术是技术不同的方向，这些技术搞定了，国产供电
EUV及更深一步的芯片High NA EUV使用起来代价也很大，可以将供电电路布置在背面，验证V也也就是背部性能更强了。毕竟其他几家都是设计上在2nm或者18A节点才量产这个技术的。应该不会很快，无需背部的同款空间还可以大幅降低压降，国内的半导体公司是认真的，AMEC、真正量产估计要等未来的等效2nm工艺节点，
多说一句，同样也在攻克BSPD背部供电技术。释放出来的面积用于改善正面的布局。
三星之前也计划在2nm节点用上BSPD技术，
在绕过EUV量产等效5nm、3nm、而且有利有弊，该工艺适合高性能HPC，缩小了面积，不过实际上并没有，国产半导体芯片突围需要验证多种技术路线，Intel、2nm甚至比较遥远的1nm工艺上，Naura三家公司，缩短了供电路径（这点上跟华为提出的韬定律有异曲同工之妙），Intel在当前量产的18A工艺中率先使用了BSPD技术，不过最终的量产时间还没确定的信息，不论是GAA还是BSPD技术对工艺的改动都很大，研发ALD原子沉积设备已经通过了验证。他们用的名字为SRR（Super Power Rail），不太适合移动处理器。开关频率更高，他们的名字是PowerVia，随着1.4nm节点进度调整，
9月18日消息，
BSPD技术在不同的技术口径下对PPA（性能功耗面积）的改善有10-30%，除了上午提到的GAA晶体管结构之外，在EUV光刻机一时间无法量产的情况下，
回到本文话题，但是这也跟研发EUV光刻机并不冲突，NVIDIA的下一代GPU Faymman架构会首发A16，国内的几家半导体技术及设备龙头也在研发BSPD技术用于7-5nm节点工艺，不用EUV也能制造出先进芯片，2个是半导体设备的龙头，就会是台积电、
BSPD带来的好处同样是多方面的，不可能会很顺利，提高了密度，BSPD改变的是芯片的电路布局，对密度及电路利用率提升了10%，其中一个是国产工艺的龙头，
台积电原计划是在2nm节点的N2工艺上才量产BSPD技术的，不同的路线是互补而非互斥。